A Huawei Technologies propôs uma mudança fundamental no desenvolvimento de semicondutores. a empresa chinesa quer deixar de focar no tamanho dos transistores e passar a priorizar a velocidade com que os dados se movem pelo sistema.
A estratégia nasceu da necessidade. Restrições de exportação de tecnologia dos Estados Unidos bloqueiam o acesso da Huawei às máquinas de fabricação de chips mais avançadas do mundo.
He Tingbo, chefe de semicondutores da Huawei, apresentou uma nova estrutura chamada Tau Scaling Law no simpósio do Instituto de Engenheiros Elétricos e Eletrônicos em Xangai. A letra grega τ representa constantes de tempo na física, incluindo atrasos que ocorrem enquanto dados viajam por um sistema eletrônico.
A lógica da Huawei é que projetistas de chips podem produzir desempenho maior mesmo sem reduzir o tamanho dos transistores, se conseguirem reduzir esses atrasos. usuários não se importam com o tamanho físico dos transistores, mas sim com a rapidez das tarefas computacionais.
A abordagem contrasta com a Lei de Moore tradicional, que por décadas ditou que progresso em chips significava encolher transistores para aumentar densidade e desempenho. A lei recebeu o nome do cofundador da Intel, Gordon Moore.
A China permanece bloqueada de comprar máquinas de litografia ultravioleta extrema de última geração do fabricante holandês ASML. A estrutura da Huawei sugere que design inteligente de chips, arquitetura vertical e conexões de alta velocidade podem estreitar a lacuna de desempenho mesmo sem obter essas máquinas.
O exemplo concreto da Huawei é uma tecnologia chamada LogicFolding. Em vez de espalhar circuitos lógicos em um plano bidimensional plano, a LogicFolding empilha camadas de circuito ativas verticalmente, unindo-as por uma técnica chamada hybrid bonding.
A Huawei apresentou seu chip Kirin 2026 para smartphones como primeiro exemplo importante da técnica. Segundo o documento da Huawei, a densidade de transistores saltou de 155 milhões para 238 milhões de transistores por milímetro quadrado, enquanto a eficiência energética do núcleo da CPU melhorou 41 por cento e a frequência máxima de clock aumentou quase 13 por cento.
Uma análise da Morgan Stanley observou que essa integração vertical poderia permitir que chips construídos com processos mais antigos de 7 ou 5 nanômetros entregassem desempenho comparável a chips feitos em nós mais avançados.
Leslie Wu, CEO da consultoria de semicondutores RHCC, afirmou que o salto de densidade alegado pela Huawei estava inflado. Segundo Wu, como a Huawei estava empilhando circuitos, estava contando camadas ativas empilhadas sobre a mesma projeção na superfície plana. Os números refletiam uma densidade de área 3D efetiva, não um salto real na tecnologia de fabricação de camada única.
Integração 3D e empacotamento avançado não são exclusivos da Huawei. A Advanced Micro Devices usa seu processo 3D V-Cache para empilhar memória, enquanto a Taiwan Semiconductor Manufacturing Company possui sua própria tecnologia de sistema em chip integrado. Os sistemas de IA da Nvidia dependem fortemente de empacotamento avançado e memória de alta largura de banda.
A diferença central é que líderes da indústria como TSMC, Intel, Samsung Electronics e Nvidia podem combinar técnicas 3D avançadas com acesso aos equipamentos de litografia mais avançados do mundo, além do software de design de microchips mais recente e extensas cadeias de suprimento globais.
A Tau Scaling não elimina a necessidade da China por equipamento de fabricação avançado. Mas muda a narrativa. A resposta da Huawei é alterar a própria pergunta: quanto desempenho pode ser extraído da capacidade limitada de fabricação disponível.
Material de referencia publicado por SCMP.