Pesquisadores da Universidade de Illinois criaram um chip tridimensional de silício monocristalino com três camadas de transistores empilhadas. O avanço, liderado pelo professor Qing Cao, foi detalhado em reportagem do ScienceDaily e promete estender a Lei de Moore além dos limites atuais.
Há seis décadas, a indústria de semicondutores segue a previsão de Gordon Moore, dobrando a densidade de transistores a cada dois anos. Com os componentes se aproximando de escalas atômicas, os limites físicos do silício e efeitos quânticos começaram a restringir esse avanço.
A equipe de Cao optou por construir verticalmente, empilhando múltiplas camadas de circuitos. Essa abordagem, chamada integração tridimensional monolítica, aumenta a capacidade de processamento sem reduzir o tamanho dos transistores e diminui a distância percorrida pelos sinais elétricos.
O principal desafio sempre foi a temperatura, pois a fabricação de silício cristalino exige fornos que chegam a quase 1.000 graus Celsius. Esse calor é suficiente para derreter as conexões metálicas das camadas inferiores já concluídas, limitando a temperatura para camadas adicionais a 400 graus Celsius.
A solução encontrada pela equipe utilizou membranas de silício ultrafinas, com espessura de 10 nanômetros ou menos. Essas membranas são transferidas de um wafer doador para o substrato receptor por meio de um laminador de rolos, processo que não excede 200 graus Celsius.
As membranas preservam a qualidade cristalina do silício original, mantendo desempenho e confiabilidade equivalentes aos transistores convencionais. Para evitar a dopagem tradicional, que requer altas temperaturas, os pesquisadores adotaram transistores junctionless, dopados uniformemente antes do empilhamento.
Os resultados mostraram consistência e alto rendimento de fabricação, entre 98% e 100% nos testes. Protótipos com três camadas empilhadas, cada uma com 625 transistores, apresentaram densidades de corrente de saída três a quatro vezes superiores aos dispositivos fabricados com materiais alternativos.
Cao destacou que o processo atende ao orçamento térmico da integração 3D monolítica usando silício monocristalino padrão. Ele afirmou que é possível empilhar mais camadas, obtendo transistores de alto desempenho com rendimento elevado e baixa variabilidade.
O trabalho foi realizado no Centro de Chips Semicondutores Avançados com Desempenho Acelerado da universidade. O centro conta com parceiros como IBM, Intel e Taiwan Semiconductor Manufacturing Company.
Os pesquisadores preparam a transferência da tecnologia para uma fundição industrial de semicondutores. O financiamento veio da National Science Foundation, dos parceiros industriais e do hub Silicon Crossroads Microelectronics Commons.
A expectativa é que a tecnologia permita a criação de processadores mais densos e eficientes. Isso beneficiará aplicações que vão da inteligência artificial aos data centers que sustentam a infraestrutura digital global.
Leia também: Pesquisadores brasileiros criam teoria que supera limite fundamental dos transistores
📨 Inscreva-se na Newsletter de O Cafezinho
Receba nossas análises e as principais notícias diárias do Brasil e do Sul Global.